加法器在verilog里实际上很简单，就是一个+号，如果设计对性能或者面积要求不大，也就写一个＋了。
但是设计进入深水区后，仅仅用加号就显得比较粗暴，比如搞ALU的那帮人。
此处我们对加法器做一个介绍，不深入，讲讲原理，至少需要优化的时候知道方向。
lets go. 1.从全加器讲起既然要遭多bit加法器，自然而然，先要做出单bit寄存器。
所谓全加器，有三个输入端口，两个输出端口。
A, B是数，Cin是输入的进位，S是结果，Cout是输…。
duckdb的性能如何？
鸿蒙电脑会在国内逐渐取代windows电脑吗？
安抚奶嘴会影响嘴形吗？
《凡人修仙传》的韩立有 72 把金雷竹做的剑，其他人看见了不觉得奇怪吗？
鱼缸有哪些寿命比较长的草推荐呢？
如何看待不超过1879元的Mac mini（M4+16/256GB+票），易用性吊打同级其他台式电脑？
如何看待天津的排水系统？
中年夫妻有多少是生活和谐的？
为什么游戏中，中国跟欧洲的时延这么大，是否是海底光缆距离过长的原因？
为什么买了Switch后，却发现它并没有那么好玩？
电话：
座机：
邮箱：
地址：
